เผยแผนภาพไดอะแกรมของชิปการ์ดจอ Xe HPC ตัวแรกของ Intel ที่มาพร้อมกับ
สถาปัติยกรรมขนาด 7 นาโนเมตร และอธิบายเชิงโครงสร้างของตัวชิปนี้
เมื่อเร็วๆ นี้ทาง Intel ได้เปิดตัวชิปที่ใหญ่ที่สุดที่เราเคยเห็นมา ทางเราจึงได้ทำการติดต่อไปยังแหล่งข่าวบางส่วนของพวกเราทันทีเพื่อดูรายละเอียดเพิ่มเติม
ในขณะที่เรามีความคิดว่าจะเกิดอะไรขึ้นจากการเปิดเผยข้อมูลทางเทคนิคในวันสถาปัตยกรรม แต่ยังไงสะเราก็ยังรู้สึกทึ่งกับสิ่งที่ได้เรียนรู้จากแผนผังโครงสร้างของเจ้าตัวชิปนี้ สิ่งที่คุณกำลังดูอยู่นั้นคือภาพ Die shot ของเจ้า Intel 7nm ตัวแรก (ของ
ผลิตภัณฑ์ในบรรจุภัณฑ์) และได้รับความอนุเคราะห์จากแหล่งที่มาของเราพร้อมกับคำอธิบายประกอบที่ถูกต้องทั้งหมดสำหรับสิ่งที่คุณกำลังเห็นอยู่ในที่สุด
การ์ดจอ Xe HPC 2-tile (PVC) จากฝั่ง Intel ใช้การผสมผสานระหว่างเทคโนโลยี
การผลิตแบบสถาปัติยกรรมขนาด 7nm, 10nm ESF และ TSMC 7nm ด้วย
3D Stack ที่มือชื่อว่า Foveros
ทุกอย่างที่ได้กล่าวถึงในบทความนี้ได้รับการยืนยันและอ้างอิงโดยแหล่ง
ข้อมูลของเราอย่างน้อยสองแหล่ง และ อธิบายเกี่ยวกับประกอบที่ถูกต้องสำหรับในตัว Die shot ของชิปการ์ดจอ Xe HPC ในด้านแพ็คเกจของเจ้าตัว Intel Xe HPC
2-tile (ซึ่งคล้ายกับการ์ดจอ Ponte Vecchio ในช่วงแรกๆ) และได้รับการนำเสนอโดยหัวหน้าสถาปนิกด้านกราฟฟิคการ์ดจอของทาง Intel คุณ Raja Koduri เป็นสิ่งที่
อัศจรรย์มากที่สุดในแง่ของเทคโนโลยี
ภาพ Die shot นั้นไม่ได้เป็นอะไรนอกจากเป็นการจัดแสดงทางเทคนิคใน
ด้านกระบวนการ และ ด้านเทคโนโลยี การรวมบรรจุภัณฑ์ที่ทันสมัยที่สุดของ Intel
และไม่ได้เป็นเรื่องที่เกินจริงแต่อย่างใด ไม่เพียงแต่แสดงให้เห็นถึงภาพ Die shot
ครั่งแรกของกระบวนการสถาปัติยกรรมแบบ 7 นาโนเมตร (ในแพ็คเกจบรรจุภัณฑ์)
ของทางด้าน Intel แต่ยังแสดงให้เห็น EMIB ที่ใช้ควบคู่กับ Foveros 3D Packaging อีกด้วย คุณยังสามารถมองเห็นถึงปรัชญาด้านการผสมผสานและจับคู่ไว้กับชิ้นส่วน
จากทางด้าน TSMC และคุณสมบัติใหม่ๆ เช่น Rambo Cache ได้เช่นกัน
คำอธิบายด้านล่างนี้ขอให้ดูภาพ Die shot ของเจ้าตัว Ponte Vecchio
เริ่มจากส่วนของด้านบนกันเลยนั้นคือ ชิป Xe Link / IO ที่ตั่งอยู่มุมขวาบน และมุมขวาล่างของตัวแพ็คเกจ และ ได้รับการประดิษฐ์ขึ้นมาจากกระบวนการ 7
นาโนเมตรจากทางด้าน TSMC ที่น่าสนใจก็คือในตัวของ Die shot นั้นยังมีชิป HBM2 ถึงสองขนาด ที่มีความแตกต่างกันซึ่งเราสามารถมองเห็นได้ที่ด้านใดด้านหนึ่ง
ของตัวชิปหลัก นั่นแหละคือเจ้าตัว HBM2 ไม่ใช่แค่ HBM รุ่นแรก จุดเด่นของชิปทั้งสองคือ Compute Die (ทั้งหมด 16 ชิ้น) และ ถูกประดิษฐ์ขึ้นด้วยกระบวนการแบบ
7 นาโนเมตร จากทางด้านของ Intel เอง ในขณะที่ผู้คนจำนวนมากสันนิษฐานเอาไว้ว่าชิปแนวตั้งที่อยู่รอบๆ ด้านของ Compute Die นั้นเป็น XEMF Scalable Memory Fabric หรือ Rambo Cache ซึ่งไม่ได้เป็นความจริงแต่อย่างใด ชิปแนวตั้งที่ตำแหน่งด้าน ขวา, ซ้าย, บน และ ส่วนล่าง เป็นตัวเสริมความแข็งแรงของชิปแบบ Passive
ที่ไม่ได้มีส่วนช่วยอื่นใดๆ ในตัวของ Die รวม
เจ้าตัว Rambo Cache อยู่ตั้งอยู่ตรงกลาง และ สร้างขึ้นมาจากกระบวนการ
Enhanced Super Fin แบบ 10nm ของทางด้าน Intel เจ้าตัวฐาน Die ขนาด 10
นาโนเมตรอยู่ใต้ชิปที่คุณสามารถเห็นได้จากในภาพ และ เช่นเดียวกันกับ EMIB
ซึ่งอยู่ภายใต้ชิปแบบ Passive และ HBM2 เนื่องด้วยแพคเกจนี้ใช้กรรมวิธีการบรรจุ
ภัณฑ์แบบ 3D Stack Foveros ของทางด้าน Intel จึงมีเหตุการณ์มากมายที่เราไม่
สามารถมองเห็นได้ และ จนกว่าเราจะได้รับแผนภาพแบบ 3 มิติที่มีรายละเอียด
พร้อม เลเยอร์ จึงเป็นเรื่องยากที่จะเห็นภาพว่าเจ้าตัวแพ็คเกจนี้มีความซับซ้อนเพียง
ใด
Raja Koduri ได้กล่าวว่ามีเทคโนโลยีขั้นสูงถึง 7 อย่างที่เป็นปัจจัยสำคัญ ที่นี่และ
จากการคาดคะเนของเราสิ่งเหล่านี้คงจะมีดังนี้
กระบวนการผลิตด้านสถาปัติยกรรมแบบ Intel 7nm
กระบวนการผลิตด้านสถาปัติยกรรมแบบ TSMC 7nm
การทำแพ็คเกจแบบ Foveros 3D Packaging
การเชื่อมต่อผสานระหว่างชิป และ I/O ด้วยกระบวนการ EMIB
กระบวนการผลิตแบบ Enhanced Super Fin
แคชแบบ Rambo Cache
หน่วยความจำชนิด HBM2
อย่างไรก็ตามโปรดทราบว่าแพ็คเกจที่คุณเห็นเป็นเพียงการทำซ้ำครั้งแรก
(โปรดอ่านจากต้นแบบ) ของชิป Ponte Vecchio ที่กำลังจะมาถึงจากทางด้าน Intel
และ เมื่อพิจารณาถึงกำหนดเวลาในช่วงปลายปี 2564 หรือต้นปี 2565 การเปิด
เครื่องครั้งแรกถือเป็นข่าวดีสำหรับผู้ที่ชื่นชอบ Intel และ แสดงให้เห็นว่า บริษัท
กำลังดำเนินไปตาม Roadmap ตราบเท่าที่แผนงานดำเนินไป Ponte Vecchio จะใช้ในซูเปอร์คอมพิวเตอร์ Aurora และ มีความกังวลมากมายว่า Intel จะสามารถดำเนินการตามกำหนดเวลาได้หรือไม่ ดูเหมือนว่าคำตอบคือใช่
ภาพด้านซ้าย คือ ชิปที่มาจากการทำแบบ 3D Stacking Fovoros
ภาพด้านขวา คือ แผ่นโฆษณาของโปรแจค Xe
- 1
โฆษณา
- ดาวน์โหลดแอปพลิเคชัน
- © 2024 Blockdit
